


Cognome e Nome	
Matricola	
Data	2 Febbraio 2009

Prova Scritta di Complementi di Elettronica II

2 Febbraio 2009

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.



Il circuito in figura è realizzato con una tecnologia CMOS in cui: $\beta'_n=221\mu A/V^2$ e $\beta'_p=130\mu A/V^2$, ritardo caratteristico $t_{p0}=13ps$, *parasitic effort* dell'invertitore $p_{inv}=0.95$ e $C_{M1}=C_{ox}L_{MIN}^2+2C_{GS0}L_{MIN}=0.9fF$.

La **parte (a)** della figura mostra il circuito che realizza la somma dei due *bit* A e B e del *bit* di *carry-in* C_i . Tale circuito è costituito dal *gate* logico GC , che calcola il *carry-out* in forma negata $\overline{C_o}$, e dal *gate* logico GS , che invece calcola il *bit* di somma S . La **parte (b)** della figura mostra il circuito che realizza la somma di due parole a due *bit* (A_0, A_1) ed (B_0, B_1) sfruttando due *gate* $GC0$, $GC1$ del tipo GC e due *gate* $GS0$, $GS1$ del tipo GS .

Tutti gli n -MOSFET all'interno di uno stesso *gate* logico hanno il medesimo dimensionamento S_n e tutti i p -MOSFET il medesimo dimensionamento S_p . Tutti i *gate* devono avere tempi di salita e discesa simmetrici. I dimensionamenti dei transistori n -MOS dei *gate* $GC0$ e $GS0$ sono $S_n=1$.

- 1) (12 Punti). Si calcolino i *logical effort* $g_{GC}(A)$, $g_{GC}(B)$ e $g_{GC}(C_i)$ del *gate* GC e $g_{GS}(A)$, $g_{GS}(B)$ e $g_{GS}(C_i)$ del *gate* GS . Si calcolino inoltre i *parasitic effort* P_{GC} e P_{GS} dei due *gate*.

Noto $S_n=1$, si calcolino le capacità di ingresso $C(A_0)$, $C(B_0)$ e $C(C_i)$ del *gate* $GC0$.

- 2) (10 Punti). Si scriva l'espressione del ritardo del *bit* di riporto fra l'ingresso C_i e l'uscita $C1$ in funzione della capacità di ingresso ai *gate* $GC1$ e $GS1$ e della capacità di uscita C_W .

Si determinino i dimensionamenti dei *gate* $GC1$ e $GS1$ che minimizzano il suddetto ritardo da C_i a $C1$ per $C_W=35fF$ (il dimensionamento può essere espresso come capacità di ingresso dei *gate*). Si calcoli inoltre il valore numerico di tale ritardo.

- 3) (8 Punti). Usando i dimensionamenti di $GC1$ e $GS1$ determinati al punto precedente si calcoli il *branching effort* b_X al nodo X .

Supponendo adesso di usare un *branching effort* b_X pari al valore appena trovato, si minimizzi il ritardo del *gate* secondo la metodologia del *logical effort* per *branching effort* costante e si determini il valore numerico del ritardo.

Si commenti brevemente il rapporto fra l'ottimizzazione ottenuta in quest punto rispetto a quella ottenuta al punto (2).